Pat

J-GLOBAL ID：200903017968228086

半導体装置の製造方法

Inventor： 赤石 義男 ,  大場 義之
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 西野 卓嗣
Gazette classification：公開公報
Application number (International application number)：1991154833
Publication number (International publication number)：1993003195
Application date： Jun. 26, 1991
Publication date： Jan. 08, 1993
Summary：

【要約】【目的】 配線間隔の大小にかかわらず、半導体チップ全面において優れた段差被覆性及び平坦性を有する酸化膜を形成する方法を提供する。【構成】 配線(16)の間の下地膜(12)をレジストパターン(15)をマスクとしてN2ガスプラズマによって表面処理する。レジストパターン(15)を除去した後に、TEOS-O3系の低温常圧CVD法により前記表面処理した下地膜(12)上に酸化膜(17)を選択的に推積形成する。

Claim (excerpt)：

半導体基板主面上に配線材料膜と親水性膜を順次形成する工程と、前記親水性膜上に所望のレジストパターンを形成し、前記親水性膜と配線材料膜をエッチングして配線を形成する工程と、前記レジストパターンをマスクとして、前記基板主面を不活性ガスプラズマにより表面処理する工程と、前記レジストパターンを除去した後に、有機珪素とオゾンとの反応を用いて前記表面処理した基板主面上に酸化膜を選択的に形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/3205 ,  H01L 21/316