Pat

J-GLOBAL ID：200903018017478755

パワー半導体素子の電流検出回路

Inventor： 土屋 昌宏 ,  三浦 雅人
Applicant, Patent owner： 株式会社日立製作所 ,  日立原町電子工業株式会社
Agent (1)： 高橋 明夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994236973
Publication number (International publication number)：1996102649
Application date： Sep. 30, 1994
Publication date： Apr. 16, 1996
Summary：

【要約】【目的】負荷電流の検出精度を向上することである。【構成】同種の電圧制御素子を用いた主セル及びセンスセルを並列に接続し、センスセルにバイポーラトランジスタを直列接続し、主セルのドレイン-ソース間電圧とセンスセルのドレイン-ソース間電圧、および主セルのゲート-ソース間電圧とセンスセルのゲート-ソース間電圧を一致させ、主電流とセンス電流の比が常に比例するようにするために、接地電位と電流検出回路の最低電位点の間にバイポーラトランジスタのベース-エミッタ間電圧を打ち消すような電圧源を挿入する。【効果】センス比をつねに一定にすることができる。また、主セル及びセンスセルの製造上のばらつきや、温度変化による特性のばらつきがあってもその影響を受けにくくなる。

Claim (excerpt)：

第1のMOSFET(Metal Oxide Semiconductor FieldEffect Transistorの略称)のドレインと第2のMOSFETのドレインとを共通接続して負荷出力端子とし、前記第1のMOSFETのゲートと前記第2のMOSFETのゲートを共通に接続して出力素子制御端子とし、前記第1のMOSFETのソースを接地電位にある接地端子に接続するとともに、前記第2のMOSFETのソースを第1のトランジスタのコレクタに接続し、第2のトランジスタのベースを前記第2のMOSFETのソースおよび前記第1のトランジスタのベースに接続し、前記第2のトランジスタのコレクタを電流検出出力端子とし、第1の電圧源の正極を前記接地端子に接続し、負極を前記第1および前記第2のトランジスタのエミッタにそれぞれ接続したことを特徴とするパワー半導体素子の電流検出回路。

IPC (4)：

H03K 17/08 ,  G05F 1/10 301 ,  H02M 1/00 ,  H03K 17/567