Pat

J-GLOBAL ID：200903018021071848

薄膜半導体装置

Inventor： 吉橋 英生
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997257358
Publication number (International publication number)：1999097696
Application date： Sep. 22, 1997
Publication date： Apr. 09, 1999
Summary：

【要約】【課題】特性劣化、スループットの低下を生じることなく、イオン注入後のシリコン層の活性化不良を防止できる薄膜半導体装置を提供することにある。【解決手段】絶縁基板10表面に形成された溝12内にポリシリコンからなる半導体層14を形成する。溝12は、チャネル領域14aが形成された第1部分12aと、ソース領域14aおよびドレイン領域14cが形成された第2部分12bとを有し、第2部分は第1部分よりも深く形成されている。半導体層14全体の上面は、絶縁基板の表面と同一平面上に位置している。

Claim (excerpt)：

絶縁基板上に設けられているとともに、チャネル領域と、チャネル領域の両側にそれぞれ位置したソース領域およびドレイン領域とを有する半導体層と、上記半導体層上に形成されたゲート絶縁膜と、上記チャネル領域に対向してゲート絶縁膜上に形成されたゲート電極と、を備え、上記チャネル領域、ソース領域、ドレイン領域の各々の上面は同一平面上に位置し、上記ソース領域およびドレイン領域は、チャネル領域よりも厚い膜厚を有していることを特徴とする薄膜半導体装置。

IPC (2)：

H01L 29/786 ,  G02F 1/136 500

FI (4)：

H01L 29/78 618 C ,  G02F 1/136 500 ,  H01L 29/78 616 T ,  H01L 29/78 626 C