Pat
J-GLOBAL ID：200903018071586032
半導体装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
高田 守
Gazette classification：公開公報
Application number (International application number)：1992029561
Publication number (International publication number)：1993226661
Application date： Feb. 17, 1992
Publication date： Sep. 03, 1993
Summary：
【要約】【目的】 縦方向チャネルMOSゲート構造を有する半導体装置の微細化、高集積化及びオン抵抗の低減を図る。【構成】 ソース領域5の表面からボディ3を通ってN拡散領域2へかけて溝40が掘られており、溝40の内部でN拡散領域2と向かい合う部分にはゲート酸化膜13を介して埋め込みゲート電極4が、ソース領域5と向かい合う部分には拡散源不純物を含んだ埋め込み酸化膜15が、それぞれ充填されている。ソース領域5の不純物濃度の分布は溝40の深さ方向に一様であり、溝40から離れる方向に従って低下してゆく。【効果】 オン時には電流は溝に沿って流れ、これに対する抵抗は低く抑えられる。また隣接する溝同士の間隔を狭くして溝を形成することができる。
Claim (excerpt)：
第1及び第2主面を有する第1導電型の第1半導体層と、前記第1主面上に形成された第2導電型の第2半導体層と、前記第2半導体層上に選択的に形成された第1導電型の第3半導体層と、前記第3半導体層の表面から前記第2半導体層を貫通して前記第1半導体層まで達する溝と、少なくとも前記第2半導体層に対峙する前記溝の内壁上に形成された誘電体層と、前記誘電体層を介して前記溝の内壁上に形成された制御電極と、前記第3半導体層に対峙する前記溝の内壁の一部の上に形成され、第1導電型の不純物を有する絶縁体層と、を備え、前記第3半導体層は前記溝近傍において、その厚み方向に一様な不純物濃度を有する半導体装置。
Patent cited by the Patent：
Return to Previous Page
