Pat
J-GLOBAL ID:200903018077190548

半導体装置の配線構造及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): ▲柳▼川 信
Gazette classification:公開公報
Application number (International application number):1994281043
Publication number (International publication number):1996148560
Application date: Nov. 16, 1994
Publication date: Jun. 07, 1996
Summary:
【要約】【目的】 低温リフローによるCu配線技術を実現し、生産性を向上させる。【構成】 酸化膜22に開孔されたコンタクトホール2にコンタクト21を埋め込んだ上に層間絶縁物3を堆積した後で、順テーパ状の第1配線溝4を形成する。第1配線溝4上にTaSb合金5及びCu膜6を成膜してからリフローを行ってCuを埋め込む。第1配線溝4へのCu膜6のリフローが終わった後、第1配線溝4以外の層間絶縁物3上の領域に残余したCu及びTaSb合金を化学機械研磨によって除去し、第1溝配線を形成する。
Claim (excerpt):
少なくともビアホール及びコンタクトホールの一方と配線溝とを有する半導体装置の配線構造であって、前記ビアホール及び前記コンタクトホールの一方の底部及び側壁と前記配線溝の底部及び側壁とに成膜されかつCuとの共晶温度が850°C以下となる元素と前記Cuの拡散防止用バリアメタルとの合金からなる拡散防止膜と、前記拡散防止膜上に成膜されかつ前記ビアホール及び前記コンタクトホールの一方と前記配線溝とに各々埋め込まれるCu膜とを有することを特徴とする半導体装置の配線構造。
IPC (3):
H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/3205
FI (2):
H01L 21/90 C ,  H01L 21/88 M
Patent cited by the Patent:
Cited by examiner (6)
Show all

Return to Previous Page