不揮発性半導体記憶装置およびその製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：鈴江武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997068702
Publication number (International publication number)：1998270575
Application date： Mar. 21, 1997
Publication date： Oct. 09, 1998
Summary：

【要約】【課題】素子分離領域の表面に“膜減り”を発生しない不揮発性半導体記憶装置、およびその製造方法を提供すること。【解決手段】シリコン基板100 上に形成され、半導体活性領域102 を区画する複数の素子分離領域112 と、素子分離領域112 により挟まれた半導体活性領域102 に形成されたソース領域110Sおよびドレイン領域110Dと、第1のゲート絶縁膜105 を介して、ソース領域110Sとドレイン領域110Dとの間の半導体活性領域102に容量結合する浮遊ゲート106 と、第2のゲート絶縁膜107 を介して、浮遊ゲート106 に容量結合する制御ゲート108 とを有するEEPROMであって、第2のゲート絶縁膜107 を、制御ゲート108 下の素子分離領域112 の上面上から、制御ゲート108 下以外の素子分離領域112 の上面上に亘って残す。

Claim (excerpt)：

半導体基体上に形成され、半導体活性領域を区画する複数の素子分離領域と、前記素子分離領域により挟まれた前記半導体活性領域内に形成されたソース領域およびドレイン領域と、第1のゲート絶縁膜を介して、前記ソース領域とドレイン領域との間の半導体活性領域に容量結合する電荷蓄積層と、第2のゲート絶縁膜を介して、前記電荷蓄積層に容量結合する制御ゲートとを有する不揮発性半導体記憶装置であって、前記第2のゲート絶縁膜が、前記制御ゲート下の前記素子分離領域の上面上から、前記制御ゲート下以外の前記素子分離領域の上面上に亘って形成されていることを特徴とする不揮発性半導体記憶装置。

IPC (4)：

H01L 21/8247 , H01L 29/788 , H01L 29/792 , H01L 27/115

FI (2)：

H01L 29/78 371 , H01L 27/10 434

Patent cited by the Patent：

Cited by applicant (3)

特開平3-265169
不揮発性記憶素子およびその形成方法
Gazette classification：公開公報 Application number：特願平7-151267 Applicant：ソニー株式会社
半導体記憶装置の製造方法
Gazette classification：公開公報 Application number：特願平7-153555 Applicant：ソニー株式会社

Cited by examiner (4)

特開平3-265169
特開平3-265169
不揮発性記憶素子およびその形成方法
Gazette classification：公開公報 Application number：特願平7-151267 Applicant：ソニー株式会社

Show all

Return to Previous Page