Pat
J-GLOBAL ID：200903018109698875
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
土屋 勝
Gazette classification：公開公報
Application number (International application number)：1993264356
Publication number (International publication number)：1995099235
Application date： Sep. 28, 1993
Publication date： Apr. 11, 1995
Summary：
【要約】【目的】 トレンチ素子分離を行うにも拘らず、素子活性領域の稜線近傍でも絶縁耐圧等に優れていて特性の良好な半導体装置を製造する。【構成】 多結晶Si膜13及びSi3 N4 膜21を素子分離領域の反転パターンに形成し、多結晶Si膜22及びSi3 N4 膜23から成る側壁を形成する。そして、Si3 N4 膜21、23をマスクにしてトレンチ15及び酸化によるSiO2 膜24を形成し、SiO2 膜の堆積と多結晶Si膜13、22をストッパにしたエッチバックとによって、SiO2 膜でトレンチ15を埋める。このため、素子活性領域の稜線近傍にSiO2 膜24を確実に残すことができる。
Claim (excerpt)：
素子分離用のトレンチを埋めるべき絶縁膜とはエッチング特性が異なる第1の膜と耐酸化性を有する第2の膜とから成る第1の二層膜を素子分離領域の反転パターンに形成する工程と、前記絶縁膜とはエッチング特性が異なる第3の膜と耐酸化性を有する第4の膜とから成る第2の二層膜で前記第1の二層膜の側面に側壁を形成する工程と、前記第2及び第4の膜をマスクにして半導体基板に前記トレンチを形成する工程と、前記第2及び第4の膜をマスクにして前記トレンチの内面を酸化して、この内面に酸化膜を形成する工程と、前記酸化膜を形成した後に前記絶縁膜を全面に堆積させる工程と、前記第1及び第3の膜をマスクにして前記絶縁膜の全面をエッチバックして、前記トレンチをこの絶縁膜で埋める工程とを有することを特徴とする半導体装置の製造方法。
Patent cited by the Patent：
Return to Previous Page
