Pat

J-GLOBAL ID：200903018113771455

半導体キャパシタおよびその製造方法

Inventor： ジョージ アルゴス ジュニア ,  ソッタム エス カルクル
Applicant, Patent owner： ラムトロン・インターナショナル・コーポレーション
Agent (1)： 大垣 孝
Gazette classification：公開公報
Application number (International application number)：1992295433
Publication number (International publication number)：1993218303
Application date： Nov. 04, 1992
Publication date： Aug. 27, 1993
Summary：

【要約】【目的】 半導体キャパシタの実効誘電率を大きくすること。【構成】 基板と、バッファ層と、強誘電体材料の層と、上側電極とをもって半導体構造のためのキャパシタを形成する。このキャパシタには、基板とバッファ層との間にポリシリコンの層を設けてもよい。このキャパシタは、基板、バッファ層、および強誘電体材料の層を設けた後、このバッファ層および強誘電体材料の層の画成およびアニールを行い、その後上側電極を形成する。

Claim (excerpt)：

基板と、該基板の上側に位置させたバッファ層と、該バッファ層の上側に位置させた強誘電体材料の層と、該強誘電体材料の層の上側に位置させた上側電極とを具えることを特徴とする半導体キャパシタ。

IPC (2)：

H01L 27/04 ,  H01L 27/108

Patent cited by the Patent：

Cited by examiner (4)

• 特開平3-227052
  
• 特開平2-283022
  
• 特開平3-019373
  
• 特開平4-133369