Pat

J-GLOBAL ID：200903018141598114

半導体装置およびその製造方法

Inventor： 上野 修一 ,  奥村 喜紀 ,  前田 茂伸 ,  前川 繁登
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 吉田 茂明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997114727
Publication number (International publication number)：1998308454
Application date： May. 02, 1997
Publication date： Nov. 17, 1998
Summary：

【要約】【課題】 しきい値と拡散層リークとのトレードオフ関係を解消するとともに、ゲート酸化膜の形成を複数回に分けて行う必要のない半導体装置および製造方法を提供する。【解決手段】 ゲート電極4A〜4Cは、それぞれゲート酸化膜3の上部に順に積層されたポリシリコン層M1、WSi層L1、ポリシリコン層M1、WSi層L2、ポリシリコン層M1、WSi層L3を備え、ゲート電極4A〜4Cの下層のウエル層101内には、それぞれチャネルドープ層103A〜103Cが形成されている。

Claim (excerpt)：

半導体基板に少なくとも1のトランジスタを備えた半導体装置であって、前記少なくとも1のトランジスタは、前記半導体基板の表面内に形成された第1導電型の半導体層と、前記半導体層内に選択的に形成された第1導電型のチャネルドープ層と、前記半導体層の上部の、前記チャネルドープ層に相対する位置に形成された制御電極とを備え、前記制御電極は、ポリシリコン層の上部にタングステンシリサイド層が形成されたポリサイド構造を有し、前記ポリシリコン層は、その内部に第2導電型の不純物を有し、該不純物は、前記タングステンシリサイド層側で濃度が比較的高く、その反対側で濃度が比較的低くなった濃度分布を有することを特徴とする半導体装置。

IPC (3)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78

FI (2)：

H01L 27/08 102 C ,  H01L 29/78