Pat
J-GLOBAL ID：200903018222073695
半導体装置
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
安富 耕二 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998009575
Publication number (International publication number)：1999214693
Application date： Jan. 21, 1998
Publication date： Aug. 06, 1999
Summary：
【要約】【課題】 MOS型半導体装置のゲート電極付近に形成される表面反転層を防止してソース、ドレイン間のリーク電流を阻止する。【解決手段】 MOS型トランジスタにおいて、ゲート電極下は薄い絶縁膜で覆われその他の領域はフィールド絶縁膜で覆われ、ソース、ドレイン領域を囲繞して反転防止層が設けられている。チャネル領域上のゲート電極は反転防止層をその一端で横切り、他端はNチャネル型であればグランドライン下に、Pチャネル型であれば電源ラインに電気的に接続しないで重畳部を設けたことによってソースドレイン間に誘発される反転層をゲート電極で切断する。
Claim (excerpt)：
一導電型で離間して形成されたソース領域とドレイン領域と、前記ソース領域とドレイン領域から各々取り出されたソース電極とドレイン電極と、前記ソース領域とドレイン領域を囲繞して設けられた他の導電型の高濃度の反転防止層と、少なくともソース領域とドレイン領域の対向するチャネル領域上に薄い絶縁膜を介して設けられたゲート電極と、前記薄い絶縁膜より十分厚いフィールド絶縁膜を介して接続配線されたグランドラインと電源ラインと、チャネル領域上のゲート電極の一端は反転防止層を横切り他端はグランドライン又は電源ラインの下に電気的には絶縁して少なくとも重畳部を設けて終端とするか又は横切ることを特徴とする半導体装置。
FI (2)：
H01L 29/78 616 S
, H01L 29/78 621
