Pat

J-GLOBAL ID：200903018233412033

電界効果トランジスタの結晶層構造

Inventor： 柴富 昭洋 ,  西村 鈴香 ,  寺嶋 一高 ,  鈴木 康昭
Applicant, Patent owner： エス・シー・テクノロジー株式会社
Gazette classification：公開公報
Application number (International application number)：2003195346
Publication number (International publication number)：2005005657
Application date： Jun. 09, 2003
Publication date： Jan. 06, 2005
Summary：

【課題】SiC,結晶、サファイヤ結晶、シリコン結晶を結晶基板とする、GaN,AlGaNエピタキシャル結晶は、基板との結晶格子不整合による、結晶欠陥やクラック(機械的破壊)が生じる。その結果、この結晶を用いたデバイス特性が著しく低下する。【解決手段】シリコン結晶基板とGaN、AlGaNエピタキシャル動作層間にBP(リン化ボロン)結晶(キュービック結晶構造)層、さらに、GaN/AlN超格子構造層をバッファー層の上に、連続的にGaN,やAlGaN動作結晶層構造をとることにより、動作層中への結晶欠陥を低減できる。その結果、デバイスの高周波特性をはじめとするデバイス特性を大幅に改善できる。また、シリコン結晶基板の動作層部分のみ、GAN,AlGaN動作結晶層を選択的に成長することにより、動作層への結晶欠陥を低減できる。またエピタキシャル結晶成長後の基板結晶とエピタキシャル結晶界面ストレスによる結晶基板の“反り”を防ぐことができる。【選択図】 図2

Claim (excerpt)：

動作層に、GaN(窒化ガリウム),AlN(窒化アルミニューム),AlGaN(窒化アルミニューム ガリウム),等の広いバンド帯幅を持つ結晶を用いた電界効果型トランジスタ(FET:Field Effect Transistor)において、シリコン結晶基板とBP(Boron Phosphide)リン化ほう素結晶(キュービック構造)層を(緩和)バファー層構造とする、FETの結晶層構造、

IPC (5)：

H01L21/338 ,  H01L21/20 ,  H01L21/205 ,  H01L29/778 ,  H01L29/812

FI (4)：

H01L29/80 B ,  H01L21/20 ,  H01L21/205 ,  H01L29/80 H

F-Term (45)：

5F045AA04 ,  5F045AB09 ,  5F045AB14 ,  5F045AB15 ,  5F045AB17 ,  5F045AC03 ,  5F045AC08 ,  5F045AC19 ,  5F045AD14 ,  5F045AF03 ,  5F045AF04 ,  5F045BB16 ,  5F045CA05 ,  5F045CA06 ,  5F045CA07 ,  5F045DA53 ,  5F045DA54 ,  5F045EE12 ,  5F052DA04 ,  5F052GC01 ,  5F052GC03 ,  5F052GC06 ,  5F052JA10 ,  5F052KA02 ,  5F052KA03 ,  5F052KA05 ,  5F102FA00 ,  5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GK04 ,  5F102GK08 ,  5F102GK09 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR01 ,  5F102GS01 ,  5F102GT01 ,  5F102GT03 ,  5F102HC01 ,  5F102HC02 ,  5F102HC21