Pat

J-GLOBAL ID：200903018242705930

PNパターン発生回路

Inventor： 高島 健
Applicant, Patent owner： 富士通株式会社
Agent (1)： 真田 有
Gazette classification：公開公報
Application number (International application number)：1992046702
Publication number (International publication number)：1993252005
Application date： Mar. 04, 1992
Publication date： Sep. 28, 1993
Summary：

【要約】【目的】 本発明は、バーストを用いたディジタル通信装置の回線疎通試験を行なうためのBER(ビット・エラー・レート)測定器に用いて好適なPNパターン発生回路に関し、回線における障害の検知および障害箇所の調査を迅速に行なえるようにすることを目的とする。【構成】 N(2以上の整数)個のシフトレジスタ1からなるPNパターン発生部3と、該PNパターン発生部3に初期値をロードするための初期値ロード部4とをそなえ、該初期値ロード部4を、該PNパターン発生部3に所定の周期で該初期値をロードすべく構成する。

Claim (excerpt)：

N(2以上の整数)個のシフトレジスタ(1)からなるPNパターン発生部(3)と、該PNパターン発生部(3)に初期値をロードするための初期値ロード部(4)とをそなえ、該初期値ロード部(4)が、該PNパターン発生部(3)に所定の周期で該初期値をロードすべく構成されたことを特徴とする、PNパターン発生回路。

IPC (4)：

H03K 3/84 ,  H04B 3/46 ,  H04B 17/00 ,  H04L 29/14