Pat

J-GLOBAL ID：200903018253179173

半導体装置及びその製造方法

Inventor： 柴田 英紀
Applicant, Patent owner： 株式会社東芝
Agent (1)： 三好 秀和 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998040458
Publication number (International publication number)：1999238881
Application date： Feb. 23, 1998
Publication date： Aug. 31, 1999
Summary：

【要約】【課題】 微細化に適し、かつ信頼性を向上させることが可能な素子分離構造を有する半導体装置及びその製造方法を提供することにある。【解決手段】 半導体装置において、半導体基板35上にCVD法で形成された第1の絶縁層45により素子分離が行われ、ゲート電極はゲート酸化膜39を介して半導体基板35上に形成された第1の多結晶シリコン層37aと、第1の多結晶シリコン層37aの上部及び第1の絶縁層45の少なくとも一部の上部に形成された第2の多結晶シリコン層からなる2層構造となっている。また、第1の絶縁層45及び素子分離不純物領域47は素子領域に対して自己整合的に形成される。

Claim (excerpt)：

半導体基板の少なくとも一部の上部に形成された第1の絶縁層と、前記半導体基板の少なくとも一部の上部に薄い第2の絶縁層を介して形成された第1の多結晶シリコン層、前記第1の多結晶シリコン層の上部及び前記第1の絶縁層の少なくとも一部の上部に形成された第2の多結晶シリコン層、からなるゲート電極とを少なくとも具備することを特徴とする半導体装置。

IPC (6)：

H01L 29/78 ,  H01L 21/76 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/08 331 ,  H01L 27/146

FI (5)：

H01L 29/78 301 G ,  H01L 27/08 331 A ,  H01L 21/76 S ,  H01L 27/04 C ,  H01L 27/14 A