Pat
J-GLOBAL ID：200903018253642086
絶縁ゲート型半導体装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
岡田 敬
Gazette classification：公開公報
Application number (International application number)：1995071982
Publication number (International publication number)：1996274311
Application date： Mar. 29, 1995
Publication date： Oct. 18, 1996
Summary：
【要約】【目的】 蓄積キャリアの消滅を部分的に遅延させることにより、パワーMOSFET内蔵のダイオードDを保護ダイオードとして利用できるソフトリカバリー特性にする。【構成】 N+型層11を有するN型半導体層12の主面にP+型のベース領域13を形成し、ベース領域13の表面にN+ソース領域16を形成し、チャンネル部上にゲート電極17を配置する。FET素子を配置するセル領域を囲むように、P+型の環状領域23を形成する。環状領域23には間隔を隔てて複数個配置したコンタクトホール25を介して部分的にソース電極18とコンタクトする。
Claim (excerpt)：
共通ドレインとなる一導電型の半導体層の表面に形成した逆導電型のベース領域、前記ベース領域の表面に形成した逆導電型のソース領域、前記ベース領域のチャンネル領域の上にゲート絶縁膜を介して形成したゲート電極を単位セルとし、前記単位セルを多数個規則的に配列し、全体を前記ベース領域と前記ソース領域との両方にコンタクトするソース電極で接続した絶縁ゲート型半導体装置において、前記セル部分を囲むように外周に逆導電型の環状領域を形成し、前記環状領域の一部に部分的に設けたコンタクトホールを介して前記環状領域を前記ソース電極と電気的に接続したことを特徴とする絶縁ゲート型半導体装置。
IPC (2)：
FI (3)：
H01L 29/78 652 P
, H01L 21/90 C
, H01L 29/78 657 A
