Pat

J-GLOBAL ID：200903018270894005

半導体装置および半導体装置の製造方法

Inventor： 宇佐美 太郎 ,  尾方 賢一 ,  木村 祐一 ,  寺尾 典之
Applicant, Patent owner： 株式会社リコー
Gazette classification：公開公報
Application number (International application number)：1994237369
Publication number (International publication number)：1996102500
Application date： Sep. 30, 1994
Publication date： Apr. 16, 1996
Summary：

【要約】【目的】 デユアルゲ-ト型MOS半導体装置において、両ゲ-ト間の不純物の相互拡散を防ぐことにより、トランジスタのしきい値電圧の変動を抑え、高信頼かつ高集積化を図る。【構成】P型ゲ-ト電極を有するP型MOSトランジスタと、N型ゲ-ト電極を有するN型MOSトランジスタと、両ゲ-ト電極上には両ゲ-ト電極を接続する金属シリサイド層が積層されている半導体装置において、前記金属シリサイド層と前記P型ゲ-ト電極とが接続される箇所と金属シリサイド層とN型ゲ-ト電極とが接続される箇所が、両ゲ-ト電極と金属シリサイド層の間にはさまれた膜により離れていることを特徴とする。

Claim (excerpt)：

P型ゲ-ト電極を有するP型MOSトランジスタと、N型ゲ-ト電極を有するN型MOSトランジスタと、両ゲ-ト電極上には両ゲ-ト電極を接続する金属シリサイド層が積層されている半導体装置において、前記金属シリサイド層と前記P型ゲ-ト電極とが接続される箇所と前記金属シリサイド層とN型ゲ-ト電極とが接続される箇所が、両ゲ-ト電極と金属シリサイド層の間にはさまれた膜により離れていることを特徴とする半導体装置。

IPC (4)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 27/08 331 ,  H01L 29/78

FI (3)：

H01L 27/08 321 D ,  H01L 29/78 301 R ,  H01L 29/78 301 G