Pat

J-GLOBAL ID：200903018282315086

擬1次元電界効果トランジスタとその製造方法

Inventor： 葛原 正明
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 内原 晋
Gazette classification：公開公報
Application number (International application number)：1991257948
Publication number (International publication number)：1993102198
Application date： Oct. 04, 1991
Publication date： Apr. 23, 1993
Summary：

【要約】【目的】 素子表面積当りの電流量が大きく、高電界動作下においても1次元的な電子伝導が期待できる擬1次元電界効果トランジスタを提供する。【構成】 半絶縁性GaAs基板8上にストライプ状に複数個に分割して形成された積層半導体層11と、前記ストライプ状の積層半導体層11が存在せずに露出した前記半絶縁性GaAs基板8の上面、および前記積層半導体層11の側面および上面の各面に接して形成されたゲート電極3と、このゲート電極3を挟んで互いに離間して形成されたソース電極1およびドレイン電極2とを有している。

Claim (excerpt)：

半絶縁性基板上にストライプ状に複数個に分割して形成された積層半導体層と、前記ストライプ状の積層半導体層が存在せずに露出した前記半絶縁性基板の上面、および前記積層半導体層の側面および上面の各面に接して形成されたゲート電極とから構成されることを特徴とする擬1次元電界効果トランジスタ。

IPC (5)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/203 ,  H01L 27/00 301 ,  H01L 29/201

FI (2)：

H01L 29/80 H ,  H01L 29/80 F

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭63-299112
  
• 特開昭62-030380
  
• 特開昭60-235476