Pat

J-GLOBAL ID：200903018332137869

ドツトクロツク再生回路

Inventor： 染矢 隆一 ,  甲 展明
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1991230034
Publication number (International publication number)：1993066752
Application date： Sep. 10, 1991
Publication date： Mar. 19, 1993
Summary：

【要約】【目的】マトリクス表示装置などサンプリング回路系を有する画像表示装置のドットクロック再生を自動化する。【構成】パソコン等の原色信号からがエッジ検出回路1によりドット周期を検出し、周期測定回路2でその周期を測定する。一方、水平同期信号の周期も周期測定回路2によって測定し、演算回路4でドットクロック周期と水平同期信号の周期の比、すなわち、PLL回路5のてい倍数を求める。この値をPLL回路5の分周カウンタの分周比として設定することで、自動的に入力信号に合ったドットクロックを再生することができる。

Claim (excerpt)：

水平同期信号を印加する端子と前記端子に印加した前記水平同期信号を周波数てい倍するPLL回路からなるドットクロック再生回路において、前記水平同期信号の周期よりも短い一定の周期で信号レベルが変化する赤、緑、青の原色信号のうち少なくとも一つの原色信号から前記周期を検出するエッジ検出回路と、前記エッジ検出回路の出力から前記周期を測定する第一の周期測定回路と、前記水平同期信号の周期を測定する第二の周期測定回路と、前記第一、第二の周期測定回路のクロックパルスを供給するパルス発振回路と、前記第一、第二の周期測定回路の測定結果を演算して前記PLL回路を制御する演算回路を具備することを特徴とするドットクロック再生回路。

IPC (6)：

G09G 5/12 ,  G09G 5/18 ,  H03L 7/097 ,  H04N 3/27 ,  H04N 5/06 ,  H04N 5/44