Pat
J-GLOBAL ID：200903018359412438

テストシステムおよび半導体集積回路装置の製造方法

Inventor：
志水 勲

About 志水 勲

, 
佐藤 正幸

About 佐藤 正幸

, 
吹上 寛

About 吹上 寛


Applicant, Patent owner：
株式会社日立製作所

About 株式会社日立製作所


Agent (1)： 大日方 富雄
Gazette classification：公開公報
Application number (International application number)：2000264193
Publication number (International publication number)：2001210685
Application date： Aug. 31, 2000
Publication date： Aug. 03, 2001
Summary：
【要約】【課題】 従来のIC検査はウエハ段階とパッケージ段階でそれぞれ行なわれているとともに、ウエハ段階でのプローバを用いたテストにおいては、個々の半導体チップを順番に測定して行く方式が採用されているのでテスト時間が非常に長くなってしまうという課題があった。【解決手段】 プローブカードもしくはテストされる半導体チップが形成されるウエハ上にテスト回路を構成し、テスト回路とテストされる半導体チップとを電気的に接続してテストを行なうことで、テスタを用いることなくテストを行なえるようした。また、かかるウエハ段階でのテストをエージング装置内で行なうことにより、パッケージング後のテストを簡略化もしくは省略できるようにした。
Claim (excerpt)：
半導体ウエハに形成された半導体チップの電気的試験を行うテストシステムであって、前記半導体チップにおける電極パッドの配置にあわせて導電性のニードルを配設し、テスト回路と接続するプローブカードと、前記プローブカードに搭載され、プログラムに基づいて前記半導体チップのテストを行うテスト回路と、前記テスト回路におけるプログラムの書き換え、ならびに前記テスト回路から出力されたテスト結果を格納する制御装置とよりなることを特徴とするテストシステム。
IPC (5)：
H01L 21/66 ,  G01R 1/06 ,  G01R 31/28 ,  G01R 31/3183 ,  G01R 31/30
FI (9)：
H01L 21/66 B ,  H01L 21/66 F ,  H01L 21/66 H ,  G01R 1/06 E ,  G01R 31/30 ,  G01R 31/28 F ,  G01R 31/28 Q ,  G01R 31/28 U ,  G01R 31/28 K
F-Term (29)：
2G011AA02 ,  2G011AB01 ,  2G011AC11 ,  2G011AC31 ,  2G011AD01 ,  2G011AE03 ,  2G011AF06 ,  2G032AA00 ,  2G032AB01 ,  2G032AB02 ,  2G032AC03 ,  2G032AE06 ,  2G032AE08 ,  2G032AE11 ,  2G032AE14 ,  2G032AF02 ,  2G032AG01 ,  2G032AK11 ,  2G032AL11 ,  4M106AA01 ,  4M106AA08 ,  4M106AC01 ,  4M106AC05 ,  4M106BA01 ,  4M106BA14 ,  4M106CA56 ,  4M106DD10 ,  4M106DD11 ,  4M106DD23
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM