Pat

J-GLOBAL ID：200903018382233800

制御装置

Inventor： 永野 英輔 ,  井上 誠 ,  中田 剛司
Applicant, Patent owner： オムロン株式会社
Agent (1)： 和田 成則
Gazette classification：公開公報
Application number (International application number)：1996002617
Publication number (International publication number)：1997190407
Application date： Jan. 10, 1996
Publication date： Jul. 22, 1997
Summary：

【要約】【課題】 マルチバスマスタ機能を搭載した装置において、サイクリック処理時間のバラツキを減少させるようにする。【解決手段】 CPUユニット2は、高頻度でバスアクセス処理を行う場合には、この一連の処理を終了するまでシステムバス4を確保し、バスアクセス頻度が低いときには、周辺ユニットのバス要求に応じてバスを解放する。一方、周辺ユニット2は、転送データ量の上限値を設定し、転送データ量を上限値以上であると判断した場合には、この転送データをこの上限値ごとに、複数サイクルに分けて転送する。

Claim (excerpt)：

CPUユニットと、バスマスタとなり得る複数の周辺ユニットと、アービタ回路とを備え、上記CPUユニットがサイクリック処理を行う制御装置において、上記CPUユニットは、高頻度でバスアクセス処理を行う場合には、この一連の処理を終了するまでバスを確保するバス権確保手段と、上記周辺ユニットは、転送データ量の上限値を設定する第2の上限値設定手段と、転送データ量が上記第2の上限値設定手段で設定された上限値より大きいか否かを判断する第2のデータ量判断手段と、この第2のデータ量判断手段が、上記転送データ量を上記第2の上限値設定手段で設定された上限値以上であると判断した場合には、この転送データをこの上限値ごとに、複数サイクルに分けて転送する一方、上記転送データ量を上記第2の上限値設定手段で設定された上限値未満であると判断した場合には、このデータをそのまま転送する第2のデータ転送手段と、を具備することを特徴する制御装置。

IPC (5)：

G06F 13/362 520 ,  G06F 13/362 510 ,  G05B 15/02 ,  G05B 19/05 ,  H04L 12/40

FI (5)：

G06F 13/362 520 B ,  G06F 13/362 510 E ,  G05B 15/02 M ,  G05B 19/05 S ,  H04L 11/00 321