Pat

J-GLOBAL ID：200903018384780034

半導体集積回路装置

Inventor： 坂口 英明
Applicant, Patent owner： シャープ株式会社
Agent (1)： 小池 隆彌
Gazette classification：公開公報
Application number (International application number)：1998337450
Publication number (International publication number)：2000162281
Application date： Nov. 27, 1998
Publication date： Jun. 16, 2000
Summary：

【要約】【課題】 複数ビットの入力ディジタル信号を、その入力として受け、該入力ディジタル信号に応じて、対応するレベルを有するアナログ電圧を選択出力するD/A変換器を内蔵し、該D/A変換器の出力アナログ電圧を、その出力端子より出力させる構成とした半導体集積回路装置に於ける、検査時間の短縮化及び検査装置のコストダウン。【解決手段】 デコード後の多階調ディジタルデータを記憶するためのレジスタ回路(パラレル/シリアル変換器)8と、該レジスタ回路8の記憶内容をシリアル出力させるテストクロックを外部より入力するためのテストクロック端子9と、D/A変換器の出力アナログ電圧と、上記レジスタ回路8よりの出力ディジタル信号との何れか一方を択一的に出力端子6より出力させるためのテストモード切替スイッチ10と、該切替スイッチ10の切替制御信号を外部より入力させるためのテスト端子7とを設ける。

Claim (excerpt)：

複数ビットの入力ディジタル信号を、その入力として受け、該入力ディジタル信号に応じて、対応するレベルを有するアナログ電圧を選択出力するD/A変換器を内蔵し、該D/A変換器の出力アナログ電圧を、その出力端子より出力させる構成とした半導体集積回路装置に於いて、上記複数ビットの入力ディジタル信号をパラレル-シリアル変換して、上記出力端子より出力させる手段を設けたことを特徴とする半導体集積回路装置。

IPC (3)：

G01R 31/28 ,  G01R 31/316 ,  H03M 1/76

FI (3)：

G01R 31/28 V ,  H03M 1/76 ,  G01R 31/28 C

F-Term (20)：

2G032AA01 ,  2G032AA04 ,  2G032AA09 ,  2G032AD01 ,  2G032AE06 ,  2G032AE14 ,  2G032AG07 ,  2G032AH04 ,  2G032AK11 ,  2G032AK15 ,  5J022AB01 ,  5J022AB05 ,  5J022AC05 ,  5J022CB02 ,  5J022CE08 ,  5J022CF07 ,  5J022CG01 ,  9A001BB05 ,  9A001EE05 ,  9A001LL05