Pat

J-GLOBAL ID：200903018423706297

半導体記憶装置の駆動方法

Inventor： 真有 浩一
Applicant, Patent owner： ソニー株式会社
Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：1993197851
Publication number (International publication number)：1995030003
Application date： Jul. 14, 1993
Publication date： Jan. 31, 1995
Summary：

【要約】【目的】 ビット単位の動作が可能な半導体記憶装置の駆動方法を提供し、半導体記憶装置の集積度の向上と高機能化を図ることを目的とする。【構成】 フローティングゲート20を有する不揮発性記憶素子1からなるセル11,12...が複数接続されたゲート線101...を基板上に複数配列し、ソース線201...とドレイン線301...とで対をなすものを各ゲート線101...に直交する状態に配設したもので、各対をなすソース線201...とドレイン線301...との間に各セル11...が配置される回路構成の半導体記憶装置の駆動方法において、選択セル22に電子を注入する場合には、ゲート線102にプラスの電圧を印加し、ドレイン線302にマイナスの電圧を印加し、ソース線202と基板にドレイン線302と同電位の電圧を印加し、その他の線は接地する。これによって、選択セル22にのみ選択的に電子が注入される。

Claim (excerpt)：

基板上にフローティングゲートとコントロールゲートとをそれぞれ絶縁膜を介して積層し、前記フローティングゲートの一方側における基板にソースを形成し、対する他方側における基板にドレインを形成してなる不揮発性記憶素子の駆動方法であって、前記フローティングゲートに電子を注入する場合には、前記コントロールゲートにプラスの電圧を印加すると共に前記ドレインにマイナスの電圧を印加し、前記フローティングゲートから電子を放出させる場合には、前記コントロールゲートにマイナスの電圧を印加すると共に前記ドレインにプラスの電圧を印加することを特徴とする不揮発性記憶素子の駆動方法。

IPC (4)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 11/401

FI (2)：

H01L 29/78 371 ,  G11C 11/34 361