Pat

J-GLOBAL ID：200903018452786887

薄膜半導体装置

Inventor： 長田 芳幸
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 山下 穣平
Gazette classification：公開公報
Application number (International application number)：1991262605
Publication number (International publication number)：1993075127
Application date： Sep. 17, 1991
Publication date： Mar. 26, 1993
Summary：

【要約】 (修正有)【構成】 島状半導体層の側面においてソース部およびチャネル部をそれぞれ構成する高濃度不純物領域1-4-1および低濃度の半導体層1-5,1-7と、高濃度不純物領域および低濃度の半導体層の両方に隣接して接続された金属電極1-3-1とを備え、金属電極と低濃度の半導体層との接続面が、ドレイン領域側1-4-2からみて、ソースを構成する高濃度不純物領域より後退した位置に置かれている薄膜半導体装置。【効果】 チャネル・コンダクタンスが良好でドレイン耐圧が大きく、製造工程が簡易であり、集積度の大きな薄膜半導体装置を形成できる。

Claim (excerpt)：

絶縁基板上に島状に分離された半導体層と、前記島状半導体層の側面においてソース部およびチャネル部をそれぞれ構成する高濃度不純物領域および低濃度の半導体層と、前記高濃度不純物領域および低濃度の半導体層の両方に隣接して接続された金属電極とを備えた薄膜半導体装置において、前記金属電極と前記低濃度の半導体層との接続面が、ドレイン領域側からみて、前記ソースを構成する高濃度不純物領域より後退した位置に置かれていることを特徴とする薄膜半導体装置。

IPC (2)：

H01L 29/784 ,  H01L 27/12