Pat

J-GLOBAL ID：200903018468124329

半導体集積回路装置およびその製造方法

Inventor： 大塚 文雄 ,  野中 裕介 ,  中村 守男
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1997153593
Publication number (International publication number)：1999003974
Application date： Jun. 11, 1997
Publication date： Jan. 06, 1999
Summary：

【要約】【課題】 薄いゲート絶縁膜が設けられたMOSFETと厚いゲート絶縁膜が設けられたMOSFETとを有する半導体集積回路装置において、スタンバイ電流を減少させて消費電力の増加を抑えることができる技術を提供する。【解決手段】 ゲート長の短いCMOSFETを有する内部回路では、素子間分離領域を構成する溝3に埋め込まれた絶縁膜4の表面と半導体基板1の表面とがほぼ同じ高さであり、また、絶縁膜4は局所的に薄くならないので、絶縁膜4の形状不良が起因の電界集中が抑えられて、MOSFETのIds-Vg 特性でキンクの発生を防ぐことができる。

Claim (excerpt)：

薄いゲート絶縁膜が設けられたMOSFETと厚いゲート絶縁膜が設けられたMOSFETとを有する半導体集積回路装置であって、隣接する半導体素子間を電気的に絶縁する素子間分離領域は、半導体基板に形成された溝に埋め込まれた絶縁膜によって構成されており、前記薄いゲート絶縁膜が形成された領域での前記絶縁膜の表面と前記半導体基板の表面とがほぼ同じ高さであることを特徴とする半導体集積回路装置。

IPC (3)：

H01L 27/08 331 ,  H01L 21/76 ,  H01L 29/78

FI (3)：

H01L 27/08 331 A ,  H01L 21/76 L ,  H01L 29/78 301 G