Pat

J-GLOBAL ID：200903018527304247

半導体装置の製造方法

Inventor： 大田 裕之 ,  入山 靖徳
Applicant, Patent owner： 富士通株式会社
Agent (1)： 高橋 敬四郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：2002076043
Publication number (International publication number)：2003273207
Application date： Mar. 19, 2002
Publication date： Sep. 26, 2003
Summary：

【要約】【課題】 STIを備え、ハンプを抑制した半導体装置を製造する。【解決手段】 シリコン基板1上方にアモルファスシリコン層30を含むハードマスク層を形成した後、マスク4を用いてエッチングを行い、シリコン基板内に活性領域を画定するトレンチ6を形成する。アモルファスシリコン層を選択的にエッチングして側壁を後退させ、露出しているシリコン基板およびアモルファスシリコン層の表面を酸化又は窒化酸化して絶縁層71、72を形成し、トレンチ内を堆積酸化シリコン層9で埋設する。化学機械研磨により蓄積酸化シリコン層の不要部を除去する。その後、アモルファスシリコン層30を選択的にエッチングする。この時、活性領域の縁部上方にアモルファスシリコン層の側壁に形成した絶縁層72が残る。

Claim (excerpt)：

(a)シリコン基板上方にアモルファスシリコン層を含むハードマスク層を形成する工程と、(b)マスクを用いて前記ハードマスク層およびシリコン基板をエッチングして、前記シリコン基板内に活性領域を画定するトレンチを形成する工程と、(c)前記アモルファスシリコン層を選択的にエッチングして側壁を後退させる工程と、(d)前記トレンチ内に露出しているシリコン基板の露出している表面を酸化又は窒化酸化して保護絶縁層を形成すると共に、前記アモルファスシリコン層の側壁を酸化又は窒化酸化して側壁絶縁層を形成する工程と、(e)前記トレンチ内を堆積酸化シリコン層で埋設する工程と、(f)化学機械研磨により前記堆積酸化シリコン層の不要部を除去する工程と、(g)前記アモルファスシリコン層を選択的にエッチングする工程と、を含み、前記工程(g)の後、前記活性領域の縁部上方に前記側壁絶縁層が残る半導体装置の製造方法。

IPC (3)：

H01L 21/76 ,  H01L 27/08 331 ,  H01L 29/78

FI (3)：

H01L 27/08 331 A ,  H01L 21/76 L ,  H01L 29/78 301 R

F-Term (48)：

5F032AA34 ,  5F032AA44 ,  5F032AA45 ,  5F032AA54 ,  5F032CA03 ,  5F032CA17 ,  5F032DA02 ,  5F032DA04 ,  5F032DA23 ,  5F032DA24 ,  5F032DA27 ,  5F032DA28 ,  5F032DA33 ,  5F032DA34 ,  5F032DA53 ,  5F032DA74 ,  5F048AA04 ,  5F048AB04 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB12 ,  5F048BC06 ,  5F048BF06 ,  5F048BG14 ,  5F048DA25 ,  5F140AA00 ,  5F140AA16 ,  5F140AA39 ,  5F140AB03 ,  5F140BA01 ,  5F140BE07 ,  5F140BF01 ,  5F140BF04 ,  5F140BG12 ,  5F140BG51 ,  5F140BG53 ,  5F140BH15 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK02 ,  5F140BK13 ,  5F140BK34 ,  5F140CB04 ,  5F140CB08 ,  5F140CE07 ,  5F140CF07