Pat

J-GLOBAL ID：200903018648831546

システムバス上のキヤツシユ無効化指示の衝突回避方法及びその装置

Inventor： 福田 正順 ,  佐藤 泰造
Applicant, Patent owner： 富士通株式会社
Agent (1)： 青木 朗 (外4名)
Gazette classification：公開公報
Application number (International application number)：1991287817
Publication number (International publication number)：1993127998
Application date： Nov. 01, 1991
Publication date： May. 25, 1993
Summary：

【要約】 (修正有)【目的】 ソフトウェアの介在を必要とせずに、システムバス上のキャッシュ無効化指示の衝突回避装置を提供する。【構成】 少なくとも一つの中央処理装置がコピーバックアルゴリズムのキャッシュ10を内蔵するデータ処理システムにおいて、バス監視手段9が設けられており、中央処理装置4から,キャッシュ無効化指示のトランザクションが発行された時に、所定のクロックサイクル間記憶しておく記憶手段92と、該所定のクロックサイクル間に他の中央処理装置から後段のキャッシュ無効化指示のトランズアクションが発行された時に、記憶手段内に同一アドレスを有するキャッシュ無効化指示トランザクションが存在するか検索する検索手段93と、同一アドレスを有するキャッシュ無効化指示トランザクションの存在があった場合に、後段のキャッシュ無効化指示トランザクションを無効とするキャンセル通知手段94とを含む。

Claim (excerpt)：

主記憶装置と複数の中央処理装置と該主記憶装置と複数個の中央処理装置を接続しているシステムバスとから構成されており、且つ該複数の中央処理装置の内、少なくとも一つの中央処理装置が、データの書き換え時、変更をキャッシュだけで行い、共有メモリの更新は同時に行わないコピーバックアルゴリズムのキャッシュを内蔵する中央処理装置であるデータ処理システムにおいて、該データ処理システムには更に、該バスに接続されるバス監視手段が設けられており、該バス監視手段は、当該コピーバックアルゴリズムの中央処理装置から他の中央処理装置のキャッシュを対象として、アドレスを指定してキャッシュ無効化を行うキャッシュ無効化指示のトランザクションが発行された場合に、当該キャッシュ無効化指示トランザクションを所定のクロックサイクル間記憶しておく記憶手段と、該所定のクロックサイクル間に他のコピーバックアルゴリズムの中央処理装置から後段のキャッシュ無効化指示のトランザクションが発行された場合に、該記憶手段内に該後段のキャッシュ無効化指示トランザクションと同一アドレスを有するキャッシュ無効化指示トランザクションが存在するか否かを検索する検索手段と、該検索手段により同一アドレスを有するキャッシュ無効化指示トランザクションの存在が検索された場合に、mサイクル後(mf≧1)に該後段のキャッシュ無効化指示トランザクションを無効としてキャンセル指示を出すキャンセル通知手段とを含んでいる事を特徴とするシステムバス上のキャッシュ無効化指示の衝突回避装置。