Pat
J-GLOBAL ID：200903018683688101

半導体装置およびその接合構造

Inventor：
小杉 智之

About 小杉 智之


Applicant, Patent owner：
カシオ計算機株式会社

About カシオ計算機株式会社


Agent (1)： 花輪 義男
Gazette classification：公開公報
Application number (International application number)：2001025306
Publication number (International publication number)：2002231749
Application date： Feb. 01, 2001
Publication date： Aug. 16, 2002
Summary：
【要約】【課題】 CSPと呼ばれる半導体装置の接合構造において、特に、シリコン基板上にマトリクス状に形成された柱状電極のうち4角の柱状電極の接合部分にクラックが発生しにくいようにする。【解決手段】 シリコン基板22上の周辺部を除く領域には、柱状電極上に形成された半田ボール33がマトリクス状に形成されている。シリコン基板22上の周辺部には、補強用ダミー電極上に形成された半田層34がシリコン基板22の各辺に沿って直線状に形成されている。そして、この半導体装置21を回路基板上に接合した場合、柱状電極が半田ボール33を介して回路基板上の接続端子に接続され、補強用ダミー電極が半田層34を介して回路基板上のダミー端子に接続される。これにより、特に、シリコン基板22上にマトリクス状に形成された柱状電極のうち4角の柱状電極の接合部分にクラックが発生しにくいようにすることができる。
Claim (excerpt)：
半導体基板と、該半導体基板上の周辺部を除く領域にマトリクス状に形成された複数の柱状電極と、前記半導体基板上の周辺部の少なくとも4角に形成された補強用ダミー電極と、前記半導体基板上の前記柱状電極および前記補強用ダミー電極を除く領域に形成された封止膜とを具備することを特徴とする半導体装置。
IPC (2)：
H01L 21/60 ,  H01L 21/60 311
FI (4)：
H01L 21/60 311 S ,  H01L 21/92 602 P ,  H01L 21/92 602 G ,  H01L 21/92 602 D
F-Term (4)：
5F044KK02 ,  5F044LL01 ,  5F044QQ02 ,  5F044QQ03
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM