Pat

J-GLOBAL ID：200903018705977498

ディジタル通信システムとその送信装置および受信装置、ならびにフレーム同期検出回路

Inventor： 浅沼 裕
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1998313400
Publication number (International publication number)：2000196498
Application date： Nov. 04, 1998
Publication date： Jul. 14, 2000
Summary：

【要約】【課題】 簡易な構成でありながら、精度良く同期検出を行うことを可能とする。【解決手段】 送信装置では、所定数のシンボルの組合わせよりなる所定の繰り返しパターンとこの繰り返しパターンの各シンボルの極性を反転してなる反転繰り返しパターンとを、反転パターンに応じた順序で配列してなる同期パターンを生成し、これを所定時間毎に付加した伝送データを送信する。受信装置では、繰り返しパターンに対応したマッチトフィルタ11によって同期パターンにおける繰り返しパターンおよび反転繰り返しパターンの相関をとった上で、その結果得られる信号にあらわれる反転パターンの相関を、遅延部12、乗算器13および加算器14よりなるマッチトフィルタによりとる。

Claim (excerpt)：

所定数のシンボルの組合わせよりなる所定の繰り返しパターンとこの繰り返しパターンの各シンボルの極性を反転してなる反転繰り返しパターンとを、それぞれ非反転位置および反転位置を示す所定数の反転有無情報の組合わせよりなる所定の反転パターンに応じた順序で配列してなる同期パターンを生成する同期パターン生成手段と、伝送データを区切るとともに、前記同期パターン生成手段により生成された前記同期パターンを付加することで前記伝送データをフレーム構造化するフレーム化手段とを備えた送信装置と、前記繰り返しパターンに含まれるシンボルのうちの一部として設定された注目シンボルの数と同数のタップを有し、タップ間の遅延時間が前記注目シンボル間の時間と同じで、かつタップ係数が前記注目シンボルに対応して設定された第1マッチトフィルタと、前記同期パターンに含まれる繰り返しパターンおよび反転繰り返しパターンの数と同数のタップを有し、タップ間の遅延時間が前記同期パターンにおける前記繰り返しパターンおよび前記反転繰り返しパターンの配列周期と同じで、かつタップ係数として互いに極性の異なる2つの所定値のいずれかが前記反転パターンに対応して設定された第2マッチトフィルタとを直列接続してなるフレーム同期検出回路を備えた受信装置とからなるディジタル通信システム。

IPC (5)：

H04B 1/707 ,  H03H 17/02 601 ,  H04B 7/26 ,  H04L 7/00 ,  H04L 7/08

FI (5)：

H04J 13/00 D ,  H03H 17/02 601 Z ,  H04L 7/00 C ,  H04L 7/08 A ,  H04B 7/26 N

F-Term (16)：

5K022EE01 ,  5K022EE13 ,  5K022EE25 ,  5K022EE33 ,  5K022EE36 ,  5K047AA03 ,  5K047AA15 ,  5K047BB01 ,  5K047HH01 ,  5K047HH12 ,  5K047HH43 ,  5K047MM33 ,  5K067AA42 ,  5K067DD25 ,  5K067EE02 ,  5K067EE71