Pat

J-GLOBAL ID：200903018729565611

強誘電体メモリ

Inventor： 平出 修三 ,  大村 正由
Applicant, Patent owner： オリンパス光学工業株式会社
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992106732
Publication number (International publication number)：1993303881
Application date： Apr. 24, 1992
Publication date： Nov. 16, 1993
Summary：

【要約】【目的】本発明は、層間絶縁膜の歪がなく、電極剥離の無いことを主要な目的とする。【構成】基板(1) 上に下部電極(3) 、強誘電体薄膜(4) 、上部電極(5) を順次積層して形成された強誘電体容量素子と、前記強誘電体容量素子を囲むように基板(1) 全面に形成され,前記上部電極(5) の一部に対応する部分にコンタクトホール(6a,6b) を有する層間絶縁膜と、前記層間絶縁膜のコンタクトホール(6a,6b)を介して前記上部電極(5) と接続する導電体(7a,7b) とを具備し、前記層間絶縁膜(6) としてリンケイ酸ガラス(PSG)膜(6) を用いることを特徴とする強誘電体メモリ。

Claim (excerpt)：

基板上に下部電極、強誘電体薄膜、上部電極を順次積層して形成された強誘電体容量素子と、前記強誘電体容量素子を囲むように基板全面に形成され,前記上部電極の一部に対応する部分にコンタクトホールを有する層間絶縁膜と、前記層間絶縁膜のコンタクトホールを介して前記上部電極と接続する導電体とを具備し、前記層間絶縁膜としてリンケイ酸ガラス膜を用いることを特徴とする強誘電体メモリ。

IPC (2)：

G11C 11/22 ,  H01L 27/10 451