Pat
J-GLOBAL ID：200903018738969504
複合デバイス製造方法、及び複合デバイス
Inventor：
Applicant, Patent owner：
Agent (1)：
石島 茂男 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996291076
Publication number (International publication number)：1998116996
Application date： Oct. 14, 1996
Publication date： May. 06, 1998
Summary：
【要約】【課題】リフトオフ法を用いずに複合デバイスの電極を形成できる技術を提供する。【解決手段】 犠牲層51を有するウェハー50を用い、パターニングしたマスク膜66を形成して構造層54をパターニングし、露出したところから犠牲層51をエッチングし、その犠牲層51を除去した部分で可動体11を形成し、犠牲層51を残した部分で固定体10を形成して複合デバイス2を製造する際、マスク膜66を形成する前に金属薄膜60を形成してパターニングし、外部との電気的接続用の電極37を形成しておく。その金属薄膜60表面に保護膜(チタン・タングステン薄膜)64を形成しておき、犠牲層51のエッチングの際に金属薄膜60を保護する。リフトオフ法を用いなくても済み、また、薄膜配線38と電極37とを同じ金属薄膜60で形成できる。
Claim (excerpt)：
犠牲層を介して基板上に形成された構造層上にパターニングされたマスク膜を形成する工程と、そのマスク膜をマスクに用いて前記構造層をエッチングして前記犠牲層を露出する工程と、前記露出した部分から前記構造層下面の犠牲層をサイド・エッチングを有るエッチングにより除去する工程とを有し、前記構造層のうち、底面下の犠牲層を完全に除去した部分で可動体を形成し、底面下の犠牲層を残した部分で固定体を形成する複合デバイスの製造方法であって、前記マスク膜を形成する前に、前記固定体を構成する構造層中に電気素子を構成する工程と、前記構造層上に少なくとも外部接続用の電極を含む金属薄膜を形成する工程と、該金属薄膜をパターニングする工程とを有することを特徴とする複合デバイスの製造方法。
IPC (2)：
FI (2)：
H01L 29/84 Z
, G01P 15/125
