Pat

J-GLOBAL ID：200903018772023261

半導体素子パッケージ及びその製造方法

Inventor： 高橋 良郎 ,  烏野 ゆたか ,  中久木 穂
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 清水 守 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995302457
Publication number (International publication number)：1997148477
Application date： Nov. 21, 1995
Publication date： Jun. 06, 1997
Summary：

【要約】【課題】 加工が簡単で、製造歩留まりの向上、コストの低減化を図ることができる半導体素子パッケージ及びその製造方法を提供する。【解決手段】 素子実装キャビティを樹脂多層板の切削加工により形成した半導体素子パッケージにおいて、切削加工誤差以上の高さを有し、頭頂部のみ露出し、この頭頂部以外を多層基板樹脂中に埋設したパッケージ内配線導体102に接続する金属塊からなる柱状電極103を設ける。

Claim (excerpt)：

素子実装用キャビティを樹脂多層板の切削加工により形成した半導体素子パッケージにおいて、切削加工誤差以上の高さを有し、頭頂部のみ露出し、該頭頂部以外を多層基板樹脂中に埋設したパッケージ内配線導体に接続する、金属塊からなる柱状電極を具備することを特徴とする半導体素子パッケージ。

IPC (2)：

H01L 23/12 ,  H01L 21/60 311

FI (2)：

H01L 23/12 L ,  H01L 21/60 311 S