Pat

J-GLOBAL ID：200903018803337359

縦型半導体装置

Inventor： 鈴木 隆司
Applicant, Patent owner： 株式会社豊田中央研究所
Agent (1)： 布施 行夫 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000041301
Publication number (International publication number)：2001230412
Application date： Feb. 18, 2000
Publication date： Aug. 24, 2001
Summary：

【要約】【課題】 ON抵抗の低減と耐圧向上との両立が可能なパワーMOS電界効果トランジスタを提供すること。【解決手段】 n+型ドリフト領域18bのn型不純物濃度は、n型ドリフト領域18a、12a、12bのn型不純物濃度より高いので、n+型ドリフト領域18bの抵抗は、これらの領域の抵抗より低い。n+型ドリフト領域18bは、p+型ボディ領域16a側に位置する第1領域18b1と、p+型ボディ領域16b側に位置する第2領域18b2と、を含む。第1領域18b1と第2領域18b2との間には、絶縁層42が位置している。

Claim (excerpt)：

第1導電型の第1半導体領域、第2導電型の一方の第2半導体領域、第2導電型の他方の第2半導体領域、ゲート電極、第1導電型の第3半導体領域、絶縁層および第1導電型の第4半導体領域を備えた縦型半導体装置であって、前記第1半導体領域は、第1導電型のキャリアを供給し、一方および他方の前記第2半導体領域には、チャネルが形成され、前記ゲート電極は、一方および他方の前記第2半導体領域上にゲート絶縁膜を介して位置し、前記第3半導体領域は、一方の前記第2半導体領域と他方の前記第2半導体領域との間に位置し、前記第3半導体領域は、第1導電型のキャリアが流れる経路となり、前記第3半導体領域は、一方の前記第2半導体領域側に位置する第1領域と、他方の前記第2半導体領域側に位置する第2領域とを含み、前記絶縁層は、前記第1領域と前記第2領域との間に位置し、前記第4半導体領域は、第1導電型のキャリアを吸い込む、縦型半導体装置。

IPC (2)：

H01L 29/78 652 ,  H01L 29/78

FI (4)：

H01L 29/78 652 J ,  H01L 29/78 652 D ,  H01L 29/78 652 H ,  H01L 29/78 652 K