Pat
J-GLOBAL ID：200903018896248652
ヘテロ接合バイポーラトランジスタの製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
野河 信太郎
Gazette classification：公開公報
Application number (International application number)：1992188376
Publication number (International publication number)：1994037100
Application date： Jul. 15, 1992
Publication date： Feb. 10, 1994
Summary：
【要約】 (修正有)【目的】 ベース電極近傍にバラツキの少ない膜厚のパッシベーション膜を形成でき、ベースのリーク電流を低減でき均一性と再現性に優れたヘテロ接合バイポーラトランジスタの製造方法を提供する。【構成】 コレクタ層2、ベース層3、中間層及びエミッタ層4が順次形成された基板を用い、エミッタ層上に、フォトレジスト層5を形成し、このフォトレジスト層をエミッタ形成部が残存するようにパターニングし、次いで残存するフォトレジスト層をマスクとしてエミッタ形成部の周辺部を中間層の全部又は一部が残存するように選択的にエッチングしてパッシベーション膜を形成する。
Claim (excerpt)：
a)コレクタ層、ベース層、中間層及びエミッタ層が順次形成された基板を用い、b)エミッタ層上に、フォトレジスト層を形成し、このフォトレジスト層をエミッタ形成部が残存するようにパターニングし、次いで残存するフォトレジスト層をマスクとしてエミッタ形成部の周辺部を中間層の全部又は一部が残存するように選択的にエッチングし、c)更に、ベース電極形成部における残存する中間層を除去し、d)続いて常法に従ってベース電極の形成、ベースメサの形成、エミッタ電極及びコレクタ電極の形成並びにコレクタメサの形成を行ってヘテロ接合バイポーラトランジスタを形成することからなるヘテロ接合バイポーラトランジスタの製造方法。
IPC (3)：
H01L 21/331
, H01L 29/73
, H01L 29/205
Cited by examiner (6)
Show all
Return to Previous Page
