キャパシターを含む半導体メモリ装置及びその製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：小堀益
Gazette classification：公開公報
Application number (International application number)：1993196268
Publication number (International publication number)：1994209086
Application date： Aug. 06, 1993
Publication date： Jul. 26, 1994
Summary：

【要約】 (修正有)【構成】第1導電層50は半導体基板上に形成され、次いで第1物質層及び第2物質層が第1導電層上に形成される。第1物質層及び第2物質層をパタニングして第1物質パターン及び第2物質パターンからなる複合パターンを形成する。前記第1物質は異方性蝕刻され第2物質パターンより小さい第1物質パターンを形成する。この際、第2物質パターンの下にアンダカットされた部分が生じる。次に第1導電層50を異方性及び部分的に蝕刻し突出した段差部分を各セル単位で限定させる溝を有する第1導電層パターンを形成する。第1物質パターンの側壁に第1スペーサ44を形成し前記溝の側壁に第2スペーサを形成した後に第1導電層パターンを異方性蝕刻しダブルシリンダー状電極を形成する。【効果】これにより、ダブルシリンダー状ストレージ電極が容易に製造でき、半導体メモリ装置のセルキャパシタンスを信頼性あるよう増大させ得る。

Claim (excerpt)：

内部シリンダー及び外部シリンダーから構成された二重円筒状を成しトランジスタのソース領域と連結され前記内部シリンダーの内側に最小限一本の柱を含んでいる第1電極と、前記第1電極を被覆する誘電体膜と、前記誘電体膜の上に形成された第2電極を具備することを特徴とするキャパシターを含む半導体メモリ装置。

IPC (2)：

H01L 27/108 , H01L 27/04

Patent cited by the Patent：

Cited by examiner (6)

特開平4-218954
特開平4-056265
特開平4-099373

Show all

Return to Previous Page