Pat
J-GLOBAL ID：200903018999321439
半導体素子収納用パッケージ
Inventor：
,
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：1992107099
Publication number (International publication number)：1993304239
Application date： Apr. 27, 1992
Publication date： Nov. 16, 1993
Summary：
【要約】【目的】外部リード端子を外部電気回路基板の配線導体に強固に接合させ、内部に収容する半導体集積回路素子を外部電気回路に確実、強固に電気的に接続することができる半導体素子収納用パッケージを提供することにある。【構成】半導体集積回路素子4を収容する容器3に、エッチング加工により形成され、表面に半田層12を被着させた外部リード端子7を複数個突設して成る半導体素子収納用パッケージにおいて、前記外部リード端子7の表面に半田層12の層厚を実質的に同一とするための高融点金属より成る下地層11を介在させた。
Claim (excerpt)：
半導体素子を収容する容器に、エッチング加工により形成され、表面に半田層を被着させた外部リード端子を複数個突設して成る半導体素子収納用パッケージにおいて、前記外部リード端子の表面に半田層の層厚を実質的に同一とするための高融点金属より成る下地層を介在させたことを特徴とする半導体素子収納用パッケージ。
IPC (2)：
Return to Previous Page
