Pat

J-GLOBAL ID：200903019115183875

薄膜トランジスタ

Inventor： 成田 宜隆
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992217574
Publication number (International publication number)：1994069238
Application date： Aug. 17, 1992
Publication date： Mar. 11, 1994
Summary：

【要約】【目的】ゲート電極と、ソース・ドレイン領域の製造上の目ずれによるTFT特性変動を抑制する。【構成】ゲート電極3の側壁のゲート絶縁膜に接するシリケートガラス膜8を設けてゲート電極を含む上面を平滑化し、その上に多結晶シリコン膜5を堆積して選択的に不純物をイオン注入し、ソース領域6及びドレイン領域7を形成することにより、ゲート電極の側壁に接して多結晶シリコン膜5が形成されることを防止し、ゲート電極に対するチャネル領域、ドレイン領域(ソース領域)の目ずれによるTFT特性変動を抑えることができるという効果を有する。

Claim (excerpt)：

半導体基板上に設けた第1の絶縁膜又は絶縁基板上に設けたゲート電極と、前記ゲート電極を含む表面に設けたゲート絶縁膜と、前記ゲート電極の側壁のゲート絶縁膜に接して設け且つ上面を前記ゲート電極上のゲート絶縁膜を含んで平滑な面を形成する第2の絶縁膜と、前記ゲート絶縁膜及び第2の絶縁膜を含む表面に設けた半導体膜と、前記半導体膜に選択的に不純物をドープして設けたソース・ドレイン領域とを備えたことを特徴とする薄膜トランジスタ。

IPC (2)：

H01L 21/336 ,  H01L 29/784

Patent cited by the Patent：

Cited by examiner (3)

• 特開平1-099261
  
• 特開昭61-179567
  
• 特開昭59-104170