Pat

J-GLOBAL ID：200903019117808430

アナログ-デジタル変換方法及び自動利得調整回路

Inventor： 増田 満
Applicant, Patent owner： 日本電気エンジニアリング株式会社
Agent (1)： 鈴木 正剛
Gazette classification：公開公報
Application number (International application number)：1994292523
Publication number (International publication number)：1996154056
Application date： Nov. 28, 1994
Publication date： Jun. 11, 1996
Summary：

【要約】【目的】 少ない素子でA/D変換を実現する自動利得調整回路を提供する。【構成】 アナログ信号A1をデジタル信号D1に変換して出力するA/D(アナログ-デジタル)変換器1、アナログ信号A1の振幅レベルに比例した検波信号B1を生成するレベル検波器2とを備え、この検波信号B1でA/D変換器1のフルスケール入力電圧を変化させる構成とした。これによりアナログ信号1A1は、そのレベルに拘らず正しくアナログーデジタル変換される。

Claim (excerpt)：

変換対象となるアナログ入力信号の振幅尖頭値を検出し、この検出した振幅尖頭値に応じて該アナログ入力信号の量子化レベル範囲を変化させてデジタル信号に変換することを特徴とするアナログ-デジタル変換方法。

IPC (4)：

H03M 1/18 ,  G11B 20/10 ,  H03G 3/20 ,  H03G 3/30