Pat
J-GLOBAL ID：200903019125681040
マルチチップモジュール
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
高田 守 (外4名)
Gazette classification：公開公報
Application number (International application number)：1994235380
Publication number (International publication number)：1996101255
Application date： Sep. 29, 1994
Publication date： Apr. 16, 1996
Summary：
【要約】【目的】 マルチ・チップ・モジュール組み立て時の、Si基板とベアチップの接続やベアチップの良品不良品等の不具合を速やかに特定するために、Si基板内に配線以外にトランジスタを内蔵し、それでテスト回路を生成する。【構成】 マルチ・チップ・モジュール用のSi基板内のベアチップ間の配線にスキャンレジスタを接続し、それをシリアルに接続することによりスキャンパスを構成する。【効果】 Si基板内のスキャンパスによるテスト回路は、Si基板のテスト時に同時にテストすることが可能である。そのスキャンパスを用いて、ベアチップとスキャンレジスタ間、またスキャンレジスタとベアチップ間の接続確認を行なうことができる。またスキャンレジスタを通して、ベアチップに信号を与えることにより、そのベアチップの良品不良品確認を行なうことができる。
Claim (excerpt)：
トランジスタが予め敷き詰められたシリコン基板上にベアチップを搭載して論理回路を実現したマルチチップモジュールにおいて、前記マルチチップモジュールはバウンダリスキャンパスを内蔵したベアチップとバウンダリスキャンパスを内蔵しないベアチップから構成される論理回路の機能および接続確認のためのテスト回路を備え、前記テスト回路はバウンダリスキャンパスを内蔵したベアチップのバウンダリスキャンパスの入出力端子とバウンダリスキャンパスを内蔵していないベアチップの入出力端子間に配置されこれら相対する入出力端子と結線された複数のスキャンレジスタと、前記複数のスキャンレジスタを順次結線しマルチチップモジュールの外部端子に接続して構成したスキャンパスを備えるようにしたことを特徴とするマルチチップモジュール。
IPC (2)：
FI (2)：
G01R 31/28 V
, G01R 31/28 G
