Pat
J-GLOBAL ID：200903019147017314
フリップフロップ回路及びスキャン回路
Inventor：
,
Applicant, Patent owner：
Agent (1)：
宇井 正一 (外4名)
Gazette classification：公開公報
Application number (International application number)：1993232720
Publication number (International publication number)：1995095016
Application date： Sep. 20, 1993
Publication date： Apr. 07, 1995
Summary：
【要約】【目的】 本発明はフリップフロップ回路及びスキャン回路に関し、多段に接続してシフトレジスタを形成した場合にもクロックスキューに起因するレーシングの問題が発生しないフリップフロップ回路の実現を目的とする。【構成】 クロック信号に応じて入力データを取り込み、1周期間取り込んだデータを出力する状態を維持する第1フリップフロップ回路1と、第1フリップフロップ回路1の出力データを取り込み、半周期だけ取り込んだデータを遅延させて出力する遅延手段2とを備えるように構成する。
Claim (excerpt)：
クロック信号の状態に応じて入力データを取り込み、前記クロック信号の1周期間取り込んだデータを出力する状態を維持する第1フリップフロップ回路(1)と、該第1フリップフロップ回路(1)の出力データを取り込み、前記第1フリップフロップ回路(1)がデータの出力を開始する前記クロック信号の変化エッヂから該変化エッヂの逆相の変化エッヂまでの期間だけ、取り込んだデータを遅延させて出力する遅延手段(2)とを備えることを特徴とするフリップフロップ回路。
IPC (2)：
Return to Previous Page
