Pat

J-GLOBAL ID：200903019174631547

半導体装置

Inventor： 久慈 聡
Applicant, Patent owner： 日本電気アイシーマイコンシステム株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992202823
Publication number (International publication number)：1994053403
Application date： Jul. 30, 1992
Publication date： Feb. 25, 1994
Summary：

【要約】【目的】LOC技術により組立てた半導体装置のリードと半導体チップの電源配線に挟まれた保護膜のクラックの発生を防ぐ。【構成】半導体チップ10の周辺部に設けられた電源系の太いアルミニウム配線16の上を跨いで配置され且つアルミニウム配線上の保護膜上に接着して半導体チップ10を支持するリード12a,12bのアルミニウム配線16上と交差する部分のリード12a,12bの幅を他の部分より細くして、その間に挟まれた保護膜が受ける熱応力を減らし保護膜のクラックの発生を防止する。

Claim (excerpt)：

半導体チップの周辺部に設けた電源系の金属配線と、前記金属配線上に設けた保護膜と、前記金属配線上を跨いで前記保護膜上に配置し且つ前記半導体チップの上面に接着して前記半導体チップを支持するリードとを有する半導体装置において、前記リードの前記金属配線と交差する部分の幅を他の部分より実質的に細くしたことを特徴とする半導体装置。