Pat

J-GLOBAL ID：200903019223199788

半導体装置の製造方法

Inventor： 緒方 完
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守 (外4名)
Gazette classification：公開公報
Application number (International application number)：1994215983
Publication number (International publication number)：1996083891
Application date： Sep. 09, 1994
Publication date： Mar. 26, 1996
Summary：

【要約】【目的】 誘電体膜である窒化ケイ素膜を薄く形成することのできる高信頼性を有するキャパシタの形成方法を提供する。【構成】 シリコン半導体基板1上にシリコン酸化膜などの層間絶縁膜2を堆積し、層間絶縁膜2にコンタクトホール1aを形成する。その後、全面に下キャパシタ電極3となるポリシリコン膜3b、誘電体膜となる窒化ケイ素膜4を順次積層した後、窒化ケイ素膜4を熱酸化して酸化膜5を形成する。その後、上キャパシタ電極6を形成した後、誘電体膜4,5及び下キャパシタ電極3を形成する。【効果】 シリコン酸化膜上に窒化ケイ素膜が形成されることなく、誘電体膜を薄く安定して形成することができる。

Claim (excerpt)：

半導体基板上にシリコン酸化膜を形成する工程と、上記シリコン酸化膜にコンタクト孔を形成する工程と、上記コンタクト孔を含むシリコン酸化膜上全面に下部電極材料を形成する工程と、上記下部電極材料上全面に窒化ケイ素膜を形成する工程と、上記窒化ケイ素膜を熱酸化して上記窒化ケイ素膜表面を酸化膜とする工程と、上記酸化膜上に上部電極を形成する工程と、上記上部電極形成後、上記酸化膜、窒化ケイ素膜、下部電極材料をパターニングしてキャパシタの誘電体膜および下部電極を形成する工程と、を備えた半導体装置の製造方法。

IPC (4)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

H01L 27/10 651 ,  H01L 27/04 C