Pat
J-GLOBAL ID：200903019259902558

半導体加速度センサの製造方法

Inventor：
吉田 仁

About 吉田 仁


Applicant, Patent owner：
松下電工株式会社

About 松下電工株式会社


Agent (1)： 佐藤 成示 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996287082
Publication number (International publication number)：1998135486
Application date： Oct. 29, 1996
Publication date： May. 22, 1998
Summary：
【要約】【課題】 両撓み部の対向間隔を広くして、一軸方向の加速度の検知精度を向上した半導体加速度センサの製造方法を提供する。【解決手段】 シリコン基板2と所定長さを有した凹部11が設けられた貼り合わせシリコン基板1とを互いに貼り合わせる貼り合わせ工程と、シリコン基板2を薄膜化して、延設方向へ延設して加速度印加時に撓む撓み部21をシリコン基板2に形成する撓み部形成工程と、加速度印加時に撓み部21に撓みを与える重り部13の外周縁に対応する耐エッチング膜12を除去して開口部14を他面1b側に設け異方性エッチングして、凹部11に連通する切り込み部15を貼り合わせシリコン基板1に形成する切り込み部形成行程と、両撓み部21が重り部13の両端部に対向して位置するよう両撓み部21を外囲する外囲スリット、及び切り込み部に連通する連通スリット26を形成するスリット形成工程と、を有する構成にしてある。
Claim (excerpt)：
シリコン基板の一方面と、所定長さを有した凹部が設けられた貼り合わせシリコン基板の一面と、を互いに貼り合わせる貼り合わせ工程と、シリコン基板を他方面側から薄膜化して、一端が支持部に支持されその支持部から延設方向へ延設して加速度印加時に撓む撓み部を、凹部の対応位置にてシリコン基板に形成する撓み部形成工程と、撓みによる抵抗変化を電気信号に変換するピエゾ抵抗を、シリコン基板の他方面側における撓み部対応位置に形成するピエゾ抵抗形成工程と、シリコン基板の他方面側及び貼り合わせシリコン基板の他面側に耐エッチング膜をそれぞれ形成し、加速度印加時に他端を接続した撓み部に撓みを与える重り部の外周縁に対応する他面側の耐エッチング膜を除去して開口部を設け、その開口部から異方性エッチングして、凹部に連通する切り込み部を貼り合わせシリコン基板に形成する切り込み部形成行程と、撓み部が延設方向へ沿った重り部の両端部に互いに対向して位置するよう両撓み部を外囲する外囲スリット、及び切り込み部に連通する連通スリットを形成するスリット形成工程と、を有することを特徴とする半導体加速度センサの製造方法。
IPC (2)：
H01L 29/84 ,  G01P 15/12
FI (2)：
H01L 29/84 B ,  G01P 15/12
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM