Pat
J-GLOBAL ID:200903019308683921

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 三好 秀和
Gazette classification:公開公報
Application number (International application number):1993322861
Publication number (International publication number):1995176607
Application date: Dec. 21, 1993
Publication date: Jul. 14, 1995
Summary:
【要約】【目的】 この発明は、素子を分離するのに充分な形状を有し、装置の特性に悪影響を与えない半導体装置の製造方法を提供することを目的とする。【構成】 この発明は、表面にシリコン酸化膜2が形成されたシリコン基板1に溝5を選択的に形成する工程と、溝5内に酸化膜6を埋め込むとともに酸化膜6を表面より突出した状態に形成する工程と、溝5から突出した酸化膜6の側壁にレジスト材8を形成する工程と、レジスト材8をマスクにしてシリコン酸化膜2を除去した後レジスト材8を除去し、酸化膜6が埋め込まれた埋め込み型素子分離領域を形成する工程とから構成される。
Claim (excerpt):
表面に第1の酸化膜が形成された半導体基板に溝を選択的に形成する工程と、溝内に第2の酸化膜を埋め込むとともに第2の酸化膜を表面より突出した状態に形成する工程と、溝から突出した第2の酸化膜の側壁にレジスト材を形成する工程と、レジスト材をマスクとして第1の酸化膜を除去した後レジスト材を除去し、第2の酸化膜が埋め込まれた埋め込み型素子分離領域を形成する工程とを有することを特徴とする半導体装置の製造方法。
Patent cited by the Patent:
Cited by examiner (11)
  • 特開昭59-106133
  • 特開昭59-188936
  • 特開平2-015650
Show all

Return to Previous Page