Pat

J-GLOBAL ID：200903019352709733

半導体装置及びその製造方法

Inventor： 斉藤 富康
Applicant, Patent owner： 富士通株式会社
Agent (1)： 北野 好人
Gazette classification：公開公報
Application number (International application number)：1991226716
Publication number (International publication number)：1993067611
Application date： Sep. 06, 1991
Publication date： Mar. 19, 1993
Summary：

【要約】【目的】本発明は、配線層が多層化された半導体装置、特に配線層用導電膜にAl合金を用いた半導体装置の製造方法に関し、配線層用のAl合金により配線層領域の凹凸を平坦化するときに、位置合わせマーク領域の凹凸を平坦化することなく、フォトマスクを位置合わせすることができる半導体装置の製造方法を提供することを目的とする。【構成】第1の配線層用導電膜10を形成し、第1の配線層用導電膜10上に層間絶縁膜12を形成し、層間絶縁膜12上にAl合金の流動性を促進するための補助金属膜14を形成し、補助金属膜14上にAl合金からなる第2の配線層用導電層18を形成する半導体装置の製造方法において、金属層14を形成した後に、フォトマスクを位置合わせするための凹凸形状の位置合わせマークが形成された位置合わせマーク領域における補助金属膜14をエッチング除去するように構成する。

Claim (excerpt)：

第1の配線層用導電膜と、前記第1の配線層用導電膜上に形成された層間絶縁膜と、前記層間絶縁膜上に形成され、上層に形成されるAl合金の流動性を促進するための補助金属膜と、前記補助金属膜上に形成され、表面が平坦化されたAl合金からなる第2の配線層用導電膜とを有する半導体装置において、フォトマスクを位置合わせするための凹凸形状の位置合わせマークが形成された位置合わせマーク領域には、前記補助金属膜が形成されておらず、前記第2の配線層用導電膜の表面が平坦化されることなく前記位置合わせマークの凹凸形状が保たれていることを特徴とする半導体装置。

IPC (2)：

H01L 21/3205 ,  H01L 21/027

FI (3)：

H01L 21/88 N ,  H01L 21/30 301 M ,  H01L 21/88 K