Pat

J-GLOBAL ID：200903019469353182

同期検出装置

Inventor： 大崎 吉晴
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 役 昌明 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992168326
Publication number (International publication number)：1993344114
Application date： Jun. 04, 1992
Publication date： Dec. 24, 1993
Summary：

【要約】【目的】 チャネル同期の確立を即時に実現できる、低速回路を使用した同期検出装置を提供する。【構成】 ビット直並列変換回路1およびバイト直並列変換回路2を通過した信号のフレーム同期およびチャネル同期を検出して、ビット直並列変換回路1およびバイト直並列変換回路2の動作を制御する同期検出装置において、バイト直並列変換回路2が入力信号をチャネル数Nの信号に分割するとき、Nチャネルの信号のビットずれのフレーム・パタンを検出する第1フレーム・パタン検出回路31と、各チャネル信号のビットずれのフレーム・パタンを検出する第2フレーム・パタン検出回路32と、第1フレーム・パタン検出回路31の検出信号11によりチャネル位相ずれを算出するチャネル位相ずれ算出回路35とを具備する低速同期部3〜6をN個設ける。低速同期部3〜6の1つには必ずNチャネルの信号が入力するから、Nチャネル信号の入力した低速同期部のチャネル位相ずれ算出回路35は、Nと本来のチャネル番号との差からチャネル位相ずれを算出する。

Claim (excerpt)：

ビット直並列変換回路およびバイト直並列変換回路を通過した信号のフレーム同期およびチャネル同期を検出して、前記ビット直並列変換回路およびバイト直並列変換回路の動作を制御する同期検出装置において、前記バイト直並列変換回路が入力信号をチャネル数Nの信号に分割するとき、Nチャネルの信号のビットずれのフレーム・パタンを検出する第1のフレーム・パタン検出回路と、各チャネル信号のビットずれのフレーム・パタンを検出する第2のフレーム・パタン検出回路と、前記第1のフレーム・パタン検出回路の検出信号に基づいてチャネル位相のずれを算出して前記バイト直並列変換回路にチャネル・シフト命令を出力するチャネル位相ずれ算出回路とを具備する低速同期部をN個設けたこと特徴とする同期検出装置。

IPC (3)：

H04L 7/08 ,  H03M 9/00 ,  H04J 3/06