Pat
J-GLOBAL ID:200903019542433742
半導体装置
Inventor:
Applicant, Patent owner:
Agent (1):
中島 洋治 (外2名)
Gazette classification:公開公報
Application number (International application number):1991211745
Publication number (International publication number):1993055560
Application date: Aug. 23, 1991
Publication date: Mar. 05, 1993
Summary:
【要約】【目的】 高耐圧MOSFETに関し,ゲート絶縁膜を厚くすることなく,かつオフセット構造も必要としない素子構造を提供する。【構成】 n-Si基板11の表面にp+ ソース領域12およびp+ ドレイン領域13が形成され,p+ ソース領域12およびp+ ドレイン領域13の間のSi基板11上にゲート絶縁膜14,およびポリシリコンから成るゲート電極15,16が形成されている。SiO2 から成るゲート絶縁膜14は,通常の厚さである。ポリシリコンから成るゲート電極は,2層から成る。ゲート絶縁膜に近い方のポリシリコンゲート15は,Si基板11もしくはソース領域12とドレイン領域13との間に高電圧が印加された際に,空乏層17が形成される程度に,不純物が低濃度にドープされている。もう一方のポリシリコンゲート16は,高濃度に不純物がドープされている。
Claim (excerpt):
一導電型の半導体基板の表面に反対導電型で高不純物濃度のソース領域およびドレイン領域が形成され,ソース領域およびドレイン領域の間の半導体基板上にゲート絶縁膜,およびポリシリコンから成るゲート電極が形成されたMOS型電界効果トランジスタであって,ゲート絶縁膜は,通常のMOS型電界効果トランジスタで用いられるものと同じ厚さであり,ポリシリコンから成るゲート電極は,2層から成り,ゲート絶縁膜に近い方のポリシリコンゲートは,半導体基板もしくはソース領域とドレイン領域との間に高電圧が印加された際に,空乏層が形成される程度に,不純物が低濃度にドープされており,もう一方のポリシリコンゲートは,高濃度に不純物がドープされていることを特徴とする半導体装置。
IPC (4):
H01L 29/784
, H01L 27/088
, H01L 29/44
, H01L 29/46
FI (2):
H01L 29/78 301 G
, H01L 27/08 102 C
Patent cited by the Patent:
Cited by examiner (5)
-
特開昭62-179768
-
特開昭64-046980
-
特開昭60-057972
-
特開昭52-086084
-
特開平4-096275
Show all
Return to Previous Page