Pat

J-GLOBAL ID：200903019550716419

半導体装置とその製造方法

Inventor： 一色 海平
Applicant, Patent owner： 株式会社リコー
Agent (1)： 野口 繁雄
Gazette classification：公開公報
Application number (International application number)：1993062847
Publication number (International publication number)：1994252259
Application date： Feb. 26, 1993
Publication date： Sep. 09, 1994
Summary：

【要約】 (修正有)【目的】 素子分離領域におけるバーズビークの防止と素子の信頼性の向上を図る。【構成】 素子形成面32aが(110)面であるシリコン基板32の素子分離領域に底部の断面形状がV字形で、開口部の側壁が基板表面に垂直な方向の縦溝34が形成され、その溝34内には厚さが約30nmの酸化シリコン膜20を介してBPSG膜22が埋め込まれ、BPSG膜22の表面が素子形成領域12aと同一平面になっている。素子形成領域には一例としてMOSトランジスタが形成されている。

Claim (excerpt)：

素子形成面が(100)面であるシリコン基板の素子分離領域に断面がV字形の溝が形成され、その溝の内面には酸化シリコン膜が形成されており、かつその溝内がシリコン酸化物によって素子形成面と同一平面になるまで埋め込まれており、素子形成面には半導体素子が形成されていることを特徴とする半導体装置。

IPC (2)：

H01L 21/76 ,  H01L 21/316