Pat

J-GLOBAL ID：200903019574255544

SOI基板の製法

Inventor： 上田 茂幸
Applicant, Patent owner： ローム株式会社
Agent (1)： 朝日奈 宗太 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992126137
Publication number (International publication number)：1993326683
Application date： May. 19, 1992
Publication date： Dec. 10, 1993
Summary：

【要約】【目的】 シリコン基板上に絶縁膜を介して、薄層の半導体結晶層を正確かつ容易に形成しうる大面積のSOI基板の製法およびかかるSOI基板からなる耐放射線性にすぐれた半導体装置を提供する。【構成】 第1のシリコン基板1の一主面上に立方晶炭化ケイ素をエピタキシャル成長させ、その立方晶ケイ素層3上に二酸化ケイ素膜4を形成したうえで第2のシリコン基板5を貼着し、前記第1のシリコン基板1のシリコン層6を除去することにより、絶縁膜(二酸化ケイ素膜4)によってシリコン基板5と完全に分離された半導体結晶層(立方晶炭化ケイ素層3)を形成する。

Claim (excerpt)：

(a)第1のシリコン基板と第2のシリコン基板とを準備する工程と、(b)第1のシリコン基板の一主面上に炭化ケイ素をエピタキシャル成長させる工程と、(c)成長した前記炭化ケイ素の主面および第2のシリコン基板の一主面のうち少なくともいずれか一方の面上に絶縁膜を形成する工程と、(d)該絶縁膜を介在させるように第1のシリコン基板と第2のシリコン基板とを貼り合わせる工程と、(e)該貼り合わせられた基板を第1のシリコン基板の他の主面側から研磨し、前記炭化ケイ素を全面に露出せしめる工程とからなるSOI基板の製法。

IPC (3)：

H01L 21/76 ,  H01L 27/12 ,  H01L 21/02