Pat

J-GLOBAL ID：200903019581501747

計算機システム

Inventor： 中三川 哲明 ,  黒澤 憲一 ,  森岡 道雄 ,  大黒 浩 ,  石川 佐孝
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 富田 和子
Gazette classification：公開公報
Application number (International application number)：1993188280
Publication number (International publication number)：1995044412
Application date： Jul. 29, 1993
Publication date： Feb. 14, 1995
Summary：

【要約】【目的】 CPUの多重化による高信頼化計算機システムにおいて、チェッカCPUを付加したことによる性能低下を防いだ計算機システムを実現する。【構成】 マスタCPU110とシステム制御装置(SCU)130と比較装置100とは、マスタ側プロセッサバス140に接続する。マスタCPU110と同じ処理を行い、その動作をチェックするチェッカCPU120はチェッカ側プロセッサバス150により、比較装置100に接続される。SCU130は、マスタCPU110から主記憶装置170及び入出力装置190へのアクセスを制御する。比較装置100は、マスタ及びチェックCPUの出力する処理結果を比較し、処理結果が異なったときに、SCU130に処理結果が異なったことを出力する。【効果】 マスタCPUとSCUとの間のデータ転送は比較装置を通らないので遅くならない。

Claim (excerpt)：

マスタ中央処理装置と、上記マスタ中央処理装置と同じ処理を並行して行い、上記マスタ中央処理装置の動作をチェックするチェック中央処理装置と、上記マスタ中央処理装置がアクセスする主記憶装置と、上記マスタ中央処理装置がアクセスする入出力装置と、少なくとも上記主記憶装置及び上記入出力装置と、上記マスタ中央処理装置との間に介在し、上記アクセスを制御する制御装置と、上記マスタ及びチェック中央処理装置の出力する処理結果を比較し、処理結果が異なったときに、上記制御装置に処理結果が異なったことを出力する比較装置と、上記マスタ中央処理装置と上記制御装置と上記比較装置とを接続するマスタ側プロセッサバスと、上記チェッカ中央処理装置と上記比較装置とを接続するチェッカ側プロセッサバスとを有し、上記チェッカ中央処理装置は、上記比較装置を介して上記制御装置と、上記主記憶装置と、上記入出力装置とに接続されることを特徴とする計算機システム。