Pat

J-GLOBAL ID：200903019705783118

ディジタル信号検出回路

Inventor： 田中 喜好
Applicant, Patent owner： ユニデン株式会社
Agent (1)： 杉村 暁秀 (外5名)
Gazette classification：公開公報
Application number (International application number)：1992188222
Publication number (International publication number)：1994037833
Application date： Jul. 15, 1992
Publication date： Feb. 10, 1994
Summary：

【要約】【目的】 ディジタル位相変調信号の受信を簡単な回路構成により的確に検出するために、【構成】 入力ディジタル位相変調信号をビット周期のクロック再生同期信号のビット数倍およびその整数倍の時間遅延させて相加もしくは相乗した信号レベルを閾値と比較し、閾値を超えたときに検出結果を出力することにより、特定の位相遷移パターンを有するクロック再生同期信号部分を同一位相で繰返し積重ねて検出対象の信号レベルを増大させ、【効果】 ディジタル位相変調信号の入来を効率よく確実に検出し得るようにする。

Claim (excerpt)：

時分割多重ディジタル位相変調通信用受信機において、所定ビット数の所定パターンを呈するクロック再生同期用信号を有するディジタル位相変調信号を、ビット伝送周期の前記所定ビット数倍に等しい単位遅延時間および当該単位遅延時間の整数倍の遅延時間ずつ順次にそれぞれ遅延させる複数個の遅延回路と、前記ディジタル位相変調信号および前記複数個の遅延回路のそれぞれの遅延出力信号を相互に加算もしくは乗算する演算回路と、前記演算回路の演算出力信号の信号レベルを所定の閾値レベルと比較して前記信号レベルが前記所定の閾値レベルを超えたときに検出出力信号を出力するレベル比較回路と備え、前記検出出力信号により前記ディジタル位相変調信号が入力したことを検出するようにしたことを特徴とするディジタル信号検出回路。