Pat

J-GLOBAL ID：200903019745220434

シヨツトキ障壁を有する半導体装置の製造方法

Inventor： 大塚 康二 ,  大室 範純 ,  是枝 元
Applicant, Patent owner： サンケン電気株式会社
Agent (1)： 清水 敬一 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991230186
Publication number (International publication number)：1993067773
Application date： Sep. 10, 1991
Publication date： Mar. 19, 1993
Summary：

【要約】【目的】ショットキ障壁のバリアハイトΦBの高さが熱処理等によって変動することを抑制する。【構成】 n形領域(3)、Ti薄層(4)及びAl層(5)の組み合わせによってショットキ障壁が形成される。このショットキ障壁のバリアハイトΦBの高さが熱処理によって変動することを、Ti薄層(4)とAl層(5)との間に介在する極薄の層によって抑制することができる。

Claim (excerpt)：

半導体領域との組み合わせによりショットキ障壁を生成できる金属を前記半導体領域の主面に真空蒸着して第1の電極層を形成する工程と、1×10-6torr〜1×10torrの真空度の雰囲気中に前記第1の電極層を暴露する工程と、前記半導体領域との組み合わせによりショットキ障壁を生成できる金属から成る第2の電極層を前記第1の電極層上に形成する工程と、から成り、前記半導体領域、前記第1の電極層及び前記第2の電極層の組み合わせによりショットキ障壁が生成されることを特徴とするショットキ障壁を有する半導体装置の製造方法。

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭62-022475
  
• 特開昭63-157466
  
• 特開昭60-145672